|
本帖最后由 ╰╃獨①無② 于 2013-4-27 16:45 编辑
pixclock = 40000 /*HCLK 100 MHz, divisor 1 */
.setclkval = 0x4,
.xres = 640,
.yres = 480,
.bpp = 16,
.left_margin = 119, /* for HFPD*/
.right_margin = 19, /* for HBPD*/
.hsync_len = 19, /* for HSPW*/
.upper_margin = 30, /* for VFPD*/
.lower_margin = 9, /* for VBPD*/
.vsync_len = 2, /* for VSPW*/
谁能解释下pixclock 和.setclkval 怎么算出来的,这两个有什么关系? 使用的屏幕时钟频率是25.175M |
|